

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
|  |  |  |  | | | | | |
|  |  |
|  |  |  | **RENCANA PEMBELAJARAN SEMESTER GANJIL 2016/2017 PROGRAM STUDI TEKNIK INFORMATIKA FAKULTAS ILMU KOMPUTER**  **UNIVERSITAS ESA UNGGUL** | | | | | |
| **Mata kuliah** | | | | **:** | Organisasi dan Arsitektur Komputer | **Kode MK** | **:** | CIO225 |
| **Mata kuliah prasyarat** | | | | **:** |  | **Bobot MK** | **:** | 3 SKS |
| **Dosen Pengampu** | | | | **:** | Budi Tjahjono, S.Kom, M.Kom | **Kode Dosen** | **:** | 5679 |
| **Alokasi Waktu** | | | | **:** | 150 menit | | | |
| **Deskripsi Ringkas** | | | | **:** |  | | | |
| **Capaian Pembelajaran** | | | | **:** | 1. Mengetahui pengetahuan dasar dari kumpulan instruksi. 2. Kemempuan untuk mengerti organisasi komputer   3. Menguasai kumpulan2 regular properti komputer | | | |
| **Buku Acuan** | | | | **:** | 1. Computer Organization and Archictecture: Designing for Performance, 8th Ed, by William Stalling, 2010, Pearson Education, Inc. 2. Computer organization and Design, 4th Ed, by David A. Patterson and John L. Hennessy, Morgan 2012, Kauffmann. 3. Fundamental of Computer Organization and Architecture, 1st Ed, by Mostafa Ebd-El-Barr and Hesham El-Rewini, 2005, John Wiley & Sons. | | | |

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **SESI** | **KEMAMPUAN AKHIR** | **MATERI PEMBELAJARAN** | **BENTUK PEMBELAJARAN** | **SUMBER PEMBELAJARAN** | **INDIKATOR PENILAIAN** |
| **1** | Mahasiswa jenis-jenis operasi dalam arsitektur komputer | Intro to comp architecture and Design | 1. Perkuliahan | 1. Stalling | Pretest dan Posttest |

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **SESI** | **KEMAMPUAN AKHIR** | **MATERI PEMBELAJARAN** | **BENTUK PEMBELAJARAN** | **SUMBER PEMBELAJARAN** | **INDIKATOR PENILAIAN** |
|  |  |  |  |  |  |
| **2** | Mahasiswa menguasai teknik blok representasi data (Tipe data, complement, Fixed Point, Floating point) | Data Representation | 1. *Perkuliahan* 2. *Tugas* | 1. Patterson, Hannessy 2. Stalling | Pretest dan Posttest |
| **3** | Mahasiswa memahami teknik transfer register dan microoperation (transfer register, bus dan transfer memory) | Register transfer & Microoperation | 1. *Perkuliahan* 2. *Diskusi* | 1. Barr & Rewini | Pretest dan Posttest |
| **4** | Mahasiswa menguasai teknik microoperation (Arithmatic, Logic, Shift, Arithmatic Logic Shift Unit) | Arithmatic Logic Unit | 1. *Perkuliahan* 2. *Kerja kelompok interaktif* | 1. Stalling 2. Barr & Rewini | Pretest dan Posttest |
| **5** | Mahasiswa mengerti | Basic Computer | 1. *Perkuliahan* | 1. Patterson, Hannessy | Pretest dan |

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **SESI** | **KEMAMPUAN AKHIR** | **MATERI PEMBELAJARAN** | **BENTUK PEMBELAJARAN** | **SUMBER PEMBELAJARAN** | **INDIKATOR PENILAIAN** |
|  | dan menguasai Organisasi dan Desain Computer (Instruction codes, compuer register, computer instruction, Timing and Control, Memory Instruction, I/O and Interrupt). | Organizaton and Design | 2. *Tugas* | 2. Stalling | Posttest |
| **6** | Mahasiswa menguasai pemrograman komputer dasar | Programming the basic computer | 1. *Perkuliahan* 2. *Proyek* | 1. Stalling 2. Patterson, Hannessy | Pretest dan Posttest |
| **7** | Mahasiswa mampu menjelaskan materi dari mulai perkuliahan sd sebelum UTS. | REVIEW | 1. *Perkuliahan* 2. *Presentasi* | 1. Patterson, 2. Hannessy Patterson, Hannessy | Pretest dan Posttest |
| **8** | Mahasiswa mampu memahami, menguasai kontrol microprogramming. | Microprogrammed Control | 1. *Perkuliahan* 2. *Tugas* 3. *Presentasi* | 1. Stalling 2. Patterson, Hannessy | Pretest dan Posttest |
| **9** | Mahasiswa mengerti dan menguasai hal-hal yang berkaitan dengan operasional Central Processing Unit. | CPU | 1. *Perkuliahan,* 2. *Tugas* | 1. Stalling 2. Patterson, Hannessy | Pretest dan Posttest |
| **10** | Mahasiswa mampu | Pipelining | 1. *Perkuliahan* | 1. Stalling | Pretest dan |

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **SESI** | **KEMAMPUAN AKHIR** | **MATERI PEMBELAJARAN** | **BENTUK PEMBELAJARAN** | **SUMBER PEMBELAJARAN** | **INDIKATOR PENILAIAN** |
|  | mengerti dan menjelaskan tentang pipelining. |  | 2. *Presentasi* | 2. Barr & Rewini | Posttest |
| **11** | Mahasiswa mampu menguasai, menjelaskan dan memahami tentang masalah computer arithmatic (Introduction, addition and subtraction, multiplication algorithm , floating point dan decimal operation) | Computer Arithmatic | 1. *Perkuliahan* 2. *Presentasi* 3. *Tugas* | 1. Stalling 2. Barr & Rewini | Pretest dan Posttest |
| **12** | Mahasiswa mampu mengerti dan menguasai organisasi dan cara kerja I/O | Input Output Organization | 1. *Perkuliahan* 2. *Presentasi* | 1. Stalling 2. Patterson, Hannessy | Pretest dan Posttest |
| **13** | Mahasiswa mampu memahami dan menguasai jenis-jenis dan operasional organisasi memory. | Memory Organization | 1. *Perkuliahan* 2. *Proyek* | 1. Stalling 2. Patterson, Hannessy | Pretest dan Posttest |
| **14** | Mahasiswa mampu menjelaskan materi- | Review 1 | 1. *Perkuliahan* 2. *Tugas.* | 1. Stalling | Pretest dan Posttest |

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| **SESI** | **KEMAMPUAN AKHIR** | **MATERI PEMBELAJARAN** | **BENTUK PEMBELAJARAN** | **SUMBER PEMBELAJARAN** | **INDIKATOR PENILAIAN** |
|  | materi yang telah diberikan dari setelah UTS sd/ sebelum UAS. |  |  |  |  |

# Mengetahui,

**Jakarta,**

**Ketua Program Studi, Dosen Pengampu,**

**Nama dan tanda tangan Nama dan tanda tangan**

**EVALUASI PEMBELAJARAN**

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **SESI** | **PROSE- DUR** | **BEN- TUK** | **SEKOR > 77 ( A / A-)** | **SEKOR > 65 (B- / B / B+ )** | **SEKOR > 60 (C / C+ )** | **SEKOR > 45 ( D )** | **SEKOR < 45 ( E )** | **BOBOT** |
| 1 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 2 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 3 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 4 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **SESI** | **PROSE- DUR** | **BEN- TUK** | **SEKOR > 77 ( A / A-)** | **SEKOR > 65 (B- / B / B+ )** | **SEKOR > 60 (C / C+ )** | **SEKOR > 45 ( D )** | **SEKOR < 45 ( E )** | **BOBOT** |
| 5 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 6 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 7 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 8 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 9 | *Pre test Post test* | Perta- nyaan | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **SESI** | **PROSE- DUR** | **BEN- TUK** | **SEKOR > 77 ( A / A-)** | **SEKOR > 65 (B- / B / B+ )** | **SEKOR > 60 (C / C+ )** | **SEKOR > 45 ( D )** | **SEKOR < 45 ( E )** | **BOBOT** |
|  |  | evaluasi |  |  |  |  |  |  |
| 10 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 11 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 12 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |
| 13 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **SESI** | **PROSE- DUR** | **BEN- TUK** | **SEKOR > 77 ( A / A-)** | **SEKOR > 65 (B- / B / B+ )** | **SEKOR > 60 (C / C+ )** | **SEKOR > 45 ( D )** | **SEKOR < 45 ( E )** | **BOBOT** |
|  |  |  |  |  |  |  |  |  |
| 14 | *Pre test Post test* | Perta- nyaan evaluasi | Betul semua | Salah 1 | Salah 2 | Salah 3 | Salah >3 | 5 % |

**Mengetahui,**

**Jakarta,**

**Ketua Program Studi, Dosen Pengampu,**

**Nama dan tanda tangan Nama dan tanda tangan**

**Pertanyaan pre test dan post test**

|  |  |
| --- | --- |
| **Pertemuan** | **Pertanyaan Pre Test dan Post Test** |
| **1** | 1. Terangkan berbagai dasar komponen2 digital 2. Apakah perbedaan dari sirkuit sekuensial dan kombinasional? Diskusikan gerbang logika dengan tabel kebenarannya. 3. Terangkan tentang hal-hal sbb :    1. Memory    2. Register    3. Program counter pada program status word    4. Latch 4. Terangkan model Von Neumann untuk konsep komputer dan penyimpanan program 5. Buatlah blok diagram kontrol unit dan terangkan beberapa siklus komputer. |
| **2** | 1. Terangkan berbagai dasar komponen2 digital 2. Apakah perbedaan dari sirkuit sekuensial dan kombinasional? Diskusikan gerbang logika dengan tabel kebenarannya. 3. Terangkan tentang hal-hal sbb :    1. Memory    2. Register    3. Program counter pada program status word    4. Latch 4. Terangkan model Von Neumann untuk konsep komputer dan penyimpanan program 5. Buatlah blok diagram kontrol unit dan terangkan beberapa |

|  |  |
| --- | --- |
|  | siklus komputer. |
| **3** | 1. Desain sirkuit kombinasional 4 bit untuk binary adder dan subtractor. 2. Terangkan MACRO & SUBROUTINE dengan menunjukkan contohnya. 3. Definisikan interrupt. Terangkan macam-macam tipe interrupt. 4. Terngkan memory berikut ini :    1. RAM    2. ROM    3. CACHE MEMORY 5. Terngkan perbedaan antara subprogram normal dan makro. Dapatkah parameter diselesaikan pada makro? Jika ya, bagaimana? |
| **4** | 1. Gambarkan dan ternagkan jalur dat secara detail untuk register berbasis pada CPU dan stack berbasis CPU. 2. Gambarkan dan terangkan flowchart untuk interrupt cycle dan tuliskan statement transfer register untuk interrupt cycle. 3. Terangkan diagram dari hal –hal dibawah ini :    1. Associate Memory    2. Eprom 4. Terangkan interleaved sistem memory secara detail. 5. Berikan hirarki memory. Terangkan skema direct mapping untuk cache memory. |
| **5** | 1. Jelaskan tentang mode addressing. Terangkan bermacam mode pengalamatan yang tersedia dalam kumpulan instruksi |

|  |  |
| --- | --- |
|  | microprocessor.   1. Jelaskan tentang kelebihan dan kekurangan unit pengendali kabel dan unit pengendali terprogram. 2. Terngkan tentang hal-hal sbb:    1. Multiport memory.    2. Cross bar switch. 3. Definisikan hal-hal berikut menggunakan kata-kata anda sendiri:    1. Control memory    2. Control word    3. Memory instruction. 4. Berbedaan antara write back dan write through dalam cache. |
| **6** | 1. Terangkan hal-hal berikut secara detail    1. Microprogram    2. Micro operation    3. Macro operation 2. Apa yang disebut dengan virtual memory? Apa keuntungannya? Address space logical dalam kompute terdiri dari 128 segmen. Masing-masing segmen dapat mempunyai sampai 32 page dan masing-masing m 4K word. Memory fisik terdiri dari 4096 blok dan masing-masing 4096 word. Rumuskan format alamat logical dan physicalnya. 3. Bangun 4096x8 bit RAM menggunakan 512x8 bits. Tunjukkan alamat dan koneksi jalur data dan jalur yang memungkinkan chip dan multiplexing. 4. Mengapa DMA mempunyai prioritas dalam CPU saat keduanya meminta transfer memory? 5. Apakah arti dari referensi locality? Jelaskan bermacam |

|  |  |
| --- | --- |
|  | prosedur mapping pertimbangkan organisasi memory cache. |
| **7** | **Review Sebelum UTS** |
| **8** | 1.   1. Terangkan konsep hirarki memori. 2. Terngkan pekerjaan dari memori asosiatif. 3. Jelaskan konsep dari interleaving memory 4. Dengan pertolongan block diagram terangkan prioritas interrupt dari daisy chain 5. Apa perbedaan antara transfer program control I/O dan transfer DMA? Terngkan dengan detail. 6. Tuliskan program untuk mengevaluasi pernyataan arithmatic:   X = (A+B\*C)/(D-E\*F)   * 1. Menggunakan tipe register general CPU dengan 3 instruksi alamat   2. Menggunakan akumulator komputer dengan satu instruksi adderess.   3. Stack yang diorganisasi CPU dengan instruksi operasi zero address. |
| **9** | 1. Buatlah block diagram bit sliced CPU 2. Apakah bermacam parameter yang dapat digunakan untuk mengevaluasi kinerja dari memory unit? 3. Apakah yang anda maksud dengan organisasi terstruktur? 4. Terangkan dengan detail    1. Kontrol hardwird    2. Kontrol microprogrammed. |

|  |  |
| --- | --- |
| **10** | 1. Perbedaan antara alamat logical dan alamat physical. Apa ang anda ketahui dengan page fault. Berikan contoh yang sama.! 2. Bermacam sistem memory mempunyai address space 8Kwords, memory space dari 4Kword dan page and block size of 1Kword. Berikut referensi page terjadi perubahan selama interval waktu yang diberikan : 5 4 2 0 1 2 6 1 4 0 1 0 7 Tentukan 4 page dimana akan residen dalam main memory pada akhir jika kebijakan yang digunakan adalah :    1. FIFO    2. LIFO |
| **11** | 1. Tuliskan catatan pendek berikut tentang :    1. Direct mapping    2. Memory management hardware    3. Microprogram    4. Shifter    5. Input/Output processor. 2. Terangkan konsep associative memory. Apakah organisasi hardare itu? 3. Apa arti loclity of reference? Terangkan bermacam prosedur mapping pertimbangkan organisasi cache memory? 4. Terangkan format-format instruksi dalam komputer secara detail. Diskusikan instruksi RISC! |
| **12** | 1. Terangkan bermacam fase instruction cycle secara detail. Apakah disebut effective address? Diskusikan beberapa interaksi referensi memory. 2. Terangkan tentang Hukum Amdahl 3. Bagiamana throughput sistem dapa dihubungkan denan |

|  |  |
| --- | --- |
| Page | Blocks |
| 0 | 3 |
| 1 | 1 |
| 4 | 2 |
| 6 | 0 |

|  |  |
| --- | --- |
|  | mekanisme paralel.  4. Apakah bermacam tipe insturksi disupport oleh keluarga processor 8086, diskusikan masing-masing. |
| **13** | 1. Trangkan algoritma dalam flowchart untuk penabahan dan pengurangan dari tanda bilangan yang dioperasionalkan. 2. Virtual memory mempunyai ukuran 1 K word. Disini terdiri dari 8 page dan 4 block. Memory asosiatif page table berisi sbb : |
| **14** | **Review sebelum UAS** |